ARM 효과적인 루프문의 코딩

■ 0으로 다운카운트를 하는 루트를 사용하도록 한다. 그러면 컴파일러는 최종값을 저장하기 위해 레지스터를 할당할 필요가 없으며, 0과 비교하는 작업에 비용이 들지 않는다.

■ 디폴트로 unsigned 루트 카운터를 사용하고, 반복 조건으로 i>0보다는 i!=0을 사용하도록 한다. 그러면 루프 오버헤드는 명령어 2개로 줄어든다.

■루프가 적어도 한 번 이상 실행된다면 for문보다는 do-while 문을 사용하도록 한다. 이것은 컴파일러가 루프 카운터가 0인지 아닌지를 체크할 필요성을 없애준다.

■ 루프 오버헤드를 줄어여 하는 중요한 루프문은 언롤링시키도록 한다. 그렇다고 언롤링을 너무 맣이 하지는 않도록 한다. 만약 루프 오버헤드가 전체의 일정 비율만큼 작아진다면, 언롤링은 코드사이즈를 증가시키고 캐시 성능에 좋지 않은 영향을 끼칠 것이다.

■배열에서 요소(element)들의 수는 4나 8의 배수가 되도록 정렬시키도록 한다. 그러면 배열 요소를 추가해야 할 지에 대해 고민하지 않고 루프를 2,4,8배로 쉽게 언롤링 시킬수 있다.

ARM 스택 명령어

ARM 아키텍처는 스택 오퍼레이션을 수행하기 위해 다중-레지스터 전송 명령어를 사용하고 있다. 팝(pop) 동작(스택에서 데이터를 제거하는 일)을 위해 LDM 명령어를 사용하며, 푸시(push) 동작(스택에 데이터를 집어넣는 일)을 위해서는 STM 명령어를 사용한다. 스택을 사용할 때에는 스택을 메모리 위쪽으로 증가시킬 지 아래쪽으로 증가시킬 지를 결정해야 한다. 스택은 ascending(A)이나 descending(D) 중 하나이다. ascending 스택은 메모리의 상위 주소 방향으로 스택이 자라는 것을 말하며, descending 스택은 메모리의 하위 주소 방향으로 스택이 자라는 것을 의미한다.

full 스택(F)을 사용하는 경우, 스택 포인터 sp는 마지막으로 사용된 위치의 주소(예를 들어, sp는 스택상에 마지막 아이템을 가르킴)를 가르키고 있다. 반면 empty 스택(E)은 sp가 처음 사용되지 않을 영역의 주소(예를 들어, 스택의 마지막 아이템 다음의 빈공간)를 가르키고 있다.

스택을 처리하기 위해 보번해야 되는, 스택 베이스, 스택 포인터, 스택 리미트의 3개의 인자가 있다. 스택 베이스는 메모리에서 스택의 시작 위치를 나타낸다. 스택 포인터는 초기에는 스택 베이스를 가리키지만, 데이터가 스택으로 들어가면 스택 포인터는 메모리의 하단으로 이동하여 스택의 가장 맨 위를 계속 가르키고 있다. 스택 포인터가 스택 리미트를 넘어가면 스택 오벼플로우 에러가 발생된다.

ARM 프로세서 모드

프로세서 모드는 어떤 레지스터가 활성화 되고, cpsr 레지스터를 액세스 할 수 있는 권리를 갖게 될 지를 결정한다. 각 프로세서 모드는 특권 모드일 수도 있고 일반 모드일 수도 있다. 특권모드란 CPSR를 완전히 읽고 쓸 수 있는 모드를 말한다. 반면, 일반 모드에서는 cpsr의 제어 필드는 읽기만 가능하고, 상태 플래그는 읽고 쓰기가 모드 가능하다.
프로세서 모드에는 6개의 특권모드(abort, FIQ, IRQ, supervisor, system, undefined)와 하나의 일반모드(user),즉 전체적으로 7개의 모드가 있다.
프로세서는 메모리 액세스가 실패했을 경우, abort모드로 진입한다. FIQ와 IRQ모도는 ARM 프로세서에서 사용할 수 있는 2가지의 인터럽트 레벨을 위한 모드이다.
supervisor 모드는 프로세서에 리셋이 걸렸을 때에 진입하는 모드로, 일반적으로 운영체제 커널이 동작하는 모드이다. system 모드는 user 모드의 특수한 버전으로 cpsr을 완전히 읽고 쓸 수 있다. undefined 모드는 프로세서가 정의되지 않은 명령어나 지원되지 않은 명령어를 만났을 때에 진입하는 모드이고, user 모드는 프로그램과 어플리케이션을 위해 사용되는 모드이다.

ARM 인터럽트 컨트롤러

주변 장치나 디바이스가 실행되려고 할 때, 이것은 프로세서에게 인터럽트를 발생시킨다. 인터럽트 컨트롤러란 인터럽트 컨트롤러 레지스터 안에 있는 해당 비트를 1로 설정함으로써 특정 시간에 어떤 주변 장치나 디바이스가 프로세서에게 인터럽트를 발생시킬수 있도록 할 지에 대한 소프트웨어 정책을 제공한다.

ARM 프로세서에서 사용할 수 있는 2가지 인터럽트 컨트롤러로는 표준 인터럽트 컨트롤러와 백터 인터럽트 컨트롤러(VIC, Vector Interrupt Controller)가 있다.

표준 인처럽트 컨트롤러는 외부 다바이스가 서비스를 요청하면, 그 인터럽트 신호를 프로세서 코어에게 보낸다. 이 컨트롤러는 각 디바이스나 디바이스 세트의 요청을 무시할지, 수렴할 지에 대해 프로그램적으로 설정할 수 있다. 인터럽트 핸들러는 인터럽트 컨트롤러 안에 있는 디바이스 비드맵 레지스터를 읽은 후 어떤 디바이스가 서비스를 요청 했는지를 결정한다.

VIC는 표준 인터럽트 컨트롤러보다 강력한 기능을 가지고, 인터럽트에 우선순위를 부여하여 어떤 디바이스가 인터럽트를 발생시켰는지를 쉽게 결정할 수 있다. VIC는 운선순위와 각 인터럽트에 대한 핸들러 주소를 살펴본 후, 새로운 인터럽트가 현재 실행되고 있는 인터럽트 핸들러보다 우선순위가 높은 경우에만 프로세서에게 인터럽트 신호를 보낸다. VIC는 다비이스를 위한 핸들러 주소를 읽어들이기 위해 표준 인터럽트 익셉션 핸들러를 호출하거나 디바이스를 위해 직접 핸들러로 분기한다.

ARM 버스

임베디드 시스템은 x86 PC를 위해 설계된 것과는 다른 버스 체계를 사용하고 있다. 임베디드 디바이스는 칩 내부 보스를 사용하는데, 이 버스는 칩 내부에 위치하여, 다른 주변 장치가 ARM 코어와 내부에서 연결될 수 있도록 해준다.

버스에 연결될 수 있는 디바이스에는 두 종류가 있다. ARM 프로세서 코어는 버스 마스터이다. 버스 마스터란 다른 디바이스로 데이터를 전송할 수 있는 논리 장치를 말한다. 주변 장치는 버스 슬레이브처럼 동작하는데, 이는 버스 마스터로부터 전송 요청이 있을 때에만 동작한다.

버스 아키텍처는 두 단계로 구성되어 있다. 하나는 전기적인 특성과 버스폭(16, 32, 64비트)를 담당하는 물리적인 단계이며, 다른 하나는 프로토콜 처리 단계이다. 프로토콜이란 츠로세서와 주변 장치간의 통신을 담당하는 논리적인 규칙이다.

RISC의 특징

RISC란 매우 빠른 속도로 한 클럭 안에 실행될 수 있는 간결하면서도 막강한 명령어들을 가지고 있는 아키텍처를 말한다. RISC는 하드웨어에 의해 수행되는 명령어들의 복잡도를 줄이는 것을 목표로 하고 있는데, 그 이유는 하드웨어보다는 소프트웨어에 유연성과 기능성을 제공하는 것이 보다 유리하기 때문이다. 결과적으로 RISC는 컴퍼일러에 더욱 의존하게 되었다. RISC는 다음 4가지의 설계 방식을 기본으로 한다.

1. 명령어
RISC 프로세서는 상대적으로 적은 수의 명령어군을 가지고 있다. 컴파일러와 프로그래머는 간단한 명령어 몇 개를 조합하여 복잡한 연산들을 구현하다.

2. 파이프라인
명령어는 파이프라인에 의해 병렬로 실행될 수 있는 작은 단계로 쪼게져 실행된다. 이상적인 파이프라인에서는 한 사이클에 각 명령어를 한 단계씩 앞서 처리하고, 명령어들을 한 파이프라인 단계에서 해독될 수 있다.

3.레지스터
RISC 프로세서는 거대한 레지스터군을 가지고 있으며, 이 레지스터에는 데이터와 주소가 저장될 수 있다. 레지스터들은 모든 데이터 처리 동작을 위해 사용되는 빠른 로컬 메모리처럼 동작한다.

4. 로드-스토어(Load-Store) 아키텍처
프로세서는 보통 레지스터 안에 저장되어 있는 데이터를 이용하여 어떤 동작을 수행한다.메모리에서 레지스터로 데이터를 읽어 들일때에는 로드 명령어를, 레지스터에서 메모리로 데이터를 저장할 때에는 스토어 명령어를 사용한다.

MOBM(Mini OEM Boot Module)

MOBM(Mini OEM Boot Module)은 NAND Flash를 동작시키기 위한 소스이다. NAND Flash는 NOR Flash 처럼 0x0000_0000 번지에서 실행 할수 없다. NOR Flash는 주소로 구성되어 직접전근을 할 수 있으나, Nand Flash는 명령어 체계를 이용하여 Block과 Page단위로 접근하기 때문에 실행코드가 바로 수행되지 못한다. 또한 NAND Flash의 블력크기는 Small Block인 경우 16KB, Large Block인 경우에는 64KB정도의 크기 밖에 안 된다. 따라서 부트로더의 크기가 200KB 이상인 경우 0번 블럭에 다 복사하지 못한다. MOBM은 부팅시 필요한 기본적인 기능들 만 구현된것을 말한다. 또한 NAND Flash에 있는 loader를 internal SRAM 및 메모리로 복사하고, 제어권을 넘겨주는 역활을 한다.

소프트웨어에서의 하드웨어 접근방법

소스트웨서에서 하드웨어는 메모리로 인식된다. 프로그램은 주변기기로부터 값을 읽거나 프로그램에서 처리한 결과를 주변기기로 출력한다. 이러한 동작을 마이크로프로세서 입장에서 본다면 외부에서 데이터가 입력되거나 외부로 데이터를 출력하는 과정이며, 이러한 입출력을 중간에서 연결지어주는 것이 바로 입출력포트이다. 그러므로 프로그램에서는 입출력포트에서 사용할 메모리를 지정하고, 지정된 메모리에 값을 읽거나 쓰면 된다. 데이터 시트는 보드를 구성하는 하드웨어와 마이크로프로세서를 제어하는 정보들을 담고 있다. 특히 어떤 장치를 사용하려면 어떤 레지스터를 등록해야 하고, 어떤 값을 써야 하는지에 대한 정보를 제공받아야 한다.

BSP

BSP(board support package) 는 OS 제공자에 의해 제공되는 추가의 컴포넌트이며, 그 주요한 목적은 운영체제와 범용 디비아스 드라이버 사이에 가상 계층을 제공하기 쉽게 하는 것이다. BSP는 OS가 새로운 하드웨어 환경에 더 쉽게 포팅될 수 있도록 만들어준다. 왜냐하면 그 것은 하드웨어에 독립적인 소스 코드와 하드웨어에 의존적은 소스 코드의 시스템 안에 집적해 주기 때문이다. BSP는 하드웨어를 최적화할 수 있는 소프트웨어의 상위 계층에 서브루틴들을 제공하며, 컴파일시 유연성을 제공한다. 이러한 루틴들은 시스템 어플리케이션 소프트웨어의 나머지로부터 컴파일된 디바이스 드라이버 코드를 가르키고 있기 때문에, BSP는 범용 디바이스 드라어버 코드의 런타임 포팅 가능성을 제공한다.BSP는 아키텍처에 특화된 디바이스 드라이버 설정 관리와 범용 디바이스 드라이버에 접근할 수 있는 OS(또는 소프트웨어 상위계층)을 위한 API를 제공한다. BSP는 또한 시스템 안에서의 디바이스 드라이버(하드웨어)와 OS의 초기화를 관리하는 책임을 맡고 있다.

Segmentation

프로세스 내의 모든 다른 종류의 정보는 세그먼트(segment)라고 불리는 가변 크기의 '논리' 메모리 장치로 나누어진다. 세그먼트란 동일한 종류의 정보를 포함하고 있는 한 세트의 논리 어드레스이다. 세그먼트 어드레스는 0에서 시작하는 논리 어드레스 이며, 세그먼트의 베이스 어드레스를 가리키는 세그먼트 번호와 실제 물리 메모리 어드레스를 정의하는 세그먼트 오프셋으로 구성되어 있다. 세그먼트들은 독립적으로 보호된다. 이는 세그먼트들이 공유(다른 프로세스가 그 세그먼트에 접근할 수 있는곳, 읽기 전용, 읽기/쓰기와 같은 접근 속성을 할당받을 수 있다는 것을 의미한다.

대부분의 OS는 전형적으로 프로세스가 세그먼트 내에 5가지 종류의 정보들의 모두 또는 일부 조합을 가질 수 있도록 해준다.
▶ 텍스트(코드) 세그먼트, 데이터 세그먼트, bss(심벌에 의해 시작되는 블럭) 세그먼트, 스택 세그먼트, 힙 세그먼트

● 텍스트(text) 세그먼트 : 소스 코드를 포함하고 있는 메모리 공간
● 데이터(data) 세그먼트 : 소스 코드의 초기화 변수(데이터)를 포함하고 있는 메모리 공간
● bss 세그먼트 : 소스 코드의 초기화 되지 않은 변수(데이터)를 포함하고 있는 정적으로 할당된 메모리 공간
● 스택(stack) 세그먼트 : LIFP(last in, first out)큐로 구조화된 메모리의 일부이다.
● 힙(heap) 세그먼트 : 런타인시 블록 단위로 할당될 수 있는 메모리 영역, 보통 메모리 구역의 자유로운 링크 리스트로 구성

※ 데이터, 텍스트, bss 세그먼트들은 모두 컴파일시에 동일한 크기로 고정되며, 정적 세그먼트와 같다. 이 세가지 세그먼트들은 실행 가능한 파일의 일부이다. 한편 스택과 힙 세그먼트들은 컴파일시 고정되지 않으며, 런타임시에 그 크기가 변경 될수 있다.

메모리 관리

커널은 태스크를 통해 임베디드 시스템 안에서 프로그램 코드를 관리한다. 커널은 시스템 내에서 태스크들을 로드하고 실행하는 어떤시스템을 가지고 있어어 한다. CPU는 캐시 또는 RAM안에 있는 태스크 코드를 실행만 하기 때문이다. 동일한 메모리 공간을 고유하는 다중 태스크 코드를 보호하기 위해서는 보안 시스템 메커니즘을 필요로 한다. 또한 OS는 그것들을 관리하고 있는 태스크들과 동일한 메모리 공간 안에 있어야 하기 때문에, 보호 메커니즘은 메모리 안에 있는 그 자신의 코드를 관리하고 자신이 관리하는 태스크 코드로부터 보호 매커니즘을 루틴을 보호해야 한다. 일반적으로 커널의 메모리 관리기능은 다은과 같은 사항들을 포함한다.

● 논리(물리) 메모리와 태스크 메모리 레퍼런스 사이에서 매핑을 관리한다.
● 이용 가능한 메모리 공간으로 어떤 프로세스가 로드될지를 결정한다.
● 시스템을 구성하는 메모리 프로세스를 위한 메모리를 할당 및 해제한다.
● C 언어의 'alloc'과 'dealloc' 함수처럼,(프로세스 내에서) 코드 요청의 메모리 할당 및 해제 또는 특정 버퍼 할당 및 해제 루틴을 지원한다.
● 시스템 컴포넌트들의 메모리 사용을 추적한다.
● 프로세스 메모리 보호를 보장한다.

대부분의 OS 프로세스들은 보통 실행되는 루틴에 따라 kernel mode와 user mode의 두 모두 중 하나에서 동작한다. 커널 루틴들은 미들웨어 또는 어플리케이션과 같은 소프트웨어의 상위 계층들과는 다른 메모리 공간 및 계층 안의 커널모드(관리자모드)에서 동작한다. 전형적으로 소프트웨어의 이러한 상위 계층들은 사용자 모드에서 동작하며, 시스템호출(system call), 커널의 서브루틴으로서의 상위 레벨 인터페이스를 통해서만 커널 모드에서 동작하는 것에 접근이 가능하다.

처리를 위해 RAM으로 로드 될때 다중 프로세스는 동일한 물리 메모리를 공유하고 있기 때문에, 프로세스들이 하나의 물리 메모리 공간의 안팎으로 교체될 때 서로서로에게 의도 하지 않은 영향을 미치지 못하도록 보호 메커니즘이 있어야 한다. 보통 운영체제에 의해 메모리 스와핑이라는 방법으로 해결하는데 이것은 메모리의 일부분이 런타임시 메모리 안팎으로 교체되는것을 말한다.

버스

■ 버스란?
버스는 임베디디 보드상에 있는 모든 주요한 컴포넌트들 사이에서, 다양한 데이터 신호들과 어드레스 신호, 그리고 제어신호들(클럭 신호, 요청신호, 응답신호, 데이터 유형등)을 운반해 주는 선들의 모임. 여기서 주요 컴포넌트들이란 I/O 서브시스템들과 메모리 서브시스템, 그리고 주프로세서를 들수 있다.

■ 버스의 종류
1. 시스템 버스(system bus, 메인버스, 로컬버스, 프로세서 메모리 버스)
외부 주 메모리와 캐시를 주 CPU에 연결하고, 브리지들을 다른 버스에 연결하는 것을 말함. 일반적으로 매우 짧고, 고속이며, 관례적인버스이다.
2. 백플레인 버스(backplane bus)
한 버스에 메모리, 주 프로세서, 그리고 I/O를 상호 연결하고 있는 버스
3. I/O 버스
확장 버스, 외부 버스, 호스트 버스라고 불리며, 남아 있는 컴포넌트들을 주 CPU에 연결하거나, 컴포넌트들끼리 연결하거나, 브리지를 통해 시스템버스에 연결하거나, I/O 통신 포트를 통해 임베디드 시스템 그자체에 연결하는등 시스템 버스의 확장 형태처럼 동작한다.

※ 시스템 버스와 I/O 버스 사이의 주요한 차이점은 I/O 버스상에 IRQ(interrupt request) 제어신호의 존재 가능성이다.

파이프라인

■ 파이프라인이란?
파이프라인은 RISC 프로세서가 명령어를 실행하기 위해 사용하는 메커니즘이다. 파이프 라인 한 명령어가 해독되어 실행되는 동안, 다음 명령어를 미리 읽어올 수 있도록 함으로써 실행 속도를 향상시켜 준다. 파이프라인은 자동차를 제조하기 위해 특별한 작업을 수행하는 각 단계를 자동차 제조 라인으로 비유할 수도 있다.

■ 3단 파이프라인의 구조
1. Fetch : 메모리에서 명령어를 로드한다.
2. Decode : 실행한 명령어를 해독한다.
3. Execute : 명령어를 처리하고 그 결과를 레지스터에 저장한다.

■ ARM9 5단 파이프라인
Fetch - Decode - Execute - Memory - Write

■ ARM10 6단 파이프라인
Fetch - Issue - Decode - Execute - Memory - Write

인터럽트(interrupt)

■ 인터럽트란?
주 프로세스에 의한 명령어열의 실행 동안 어떤 이벤트에 의해 발생된 신호를 말한다.

■ 인터럽트의 종류

1. 소프트웨어 인터럽트
주 프로세서에 의해 실행되고 있는 현재 명령어열 안에 있는 어떤 명령어에 의해 내부적으로 발생

2. 내부 하드웨어 인터럽트
주 프로세서의 의해 실행되는 현재 명령어열과 관련된 문제 때문에 발생한 이벤트 에 의해 초기화. 오버플로우 또는 0으로의 나눗셈과 같은 잘못된 산술연산, 디버깅 (싱글 스텝, 브레이크 포인트), 유효하지 않는 명령어(오피코드)등과 같은 하드웨어의특징(제한)때문에 발생. 익셉션 또는 트랩이라고 불림

3. 외부 하드웨어 인터럽트
주 CPU가 아닌 하드웨어(예를 들어, 보드 버스, I/O등)에 의해 초기화된 인터럽트 인터럽트를 실제 발생시키는 것은 초기 디바이스 드라이버 코드 안에 잠재적인 인터럽트 소스를 활성화시키거나 비활성화시키는 레지스터 비트를 통해 소프트웨어로 결정

■ 외부 인터럽트의 처리
외부 이벤트에 의해 발생된 인터럽트에서 주 프로세서는 IRQ(interrupt request level) 핀 또는 포트라고 불리는 입력 핀을 통해 외부 중재 하드웨어(ex : 인터럽트 컨트롤러)에연결되어 있거나 인터럽트를 발생시키고자 할 때 주 프로세서에게 신호를 보내는 전용 인터럽트 포트를 가진 보드상의 다른 컴포넌트에 직접연결된다. 이런 종류의 인터럽트들은 레벨 트리거(level-triggered) 또는 에지 트리거(edge-triggered)중 하나의 방법으로 발생한다. 레벨 트리거 인터럽트는 IRQ 신호가 어떤 레벨에 있을때(ex : HIGH or LOW) 초기화된다. 에지 트리거 인터럽트는 IRQ 라인상 변화(LOW 에서 HIGH : 상승에지, HIGH 에서 LOW : 하강에지)가 발생할 때 발생한다.

DMA란?

1. DMA의 개념

이러한 DMA 컨트롤러는 입출력장치와 관련된 개념입니다. 일반적으로 이러한 입출력 창치는 직접 시스템 버스에 접속되지 않습니다. 그 이유는 입출력 장치가 다양하고, 각기 전송속도의 차이가 나며, 데이터의 형식과 길이가 다르기 때문입니다. 그래서 입출력 장치를 제어하기 위해서는 입출력 제어기가 필요합니다. 그리고, 입출력 제어기는 입출력 장치의 제어와 타이밍을 조절하는 역할을 하고, CPU와 입출력 장치의 통신을 담당합니다. 또한 데이터의 버퍼링이나 오류를 검출하는 역할을 수행합니다. 물론 CPU는 해당 입출력 제어기를 통하여 입출력 동작을 수행하고요. 그런면에서 DMA는 넓은 의미에서 입출력 제어기의 범위로 이해하셔도 무방합니다.

2. 보통메모리 제어방식

질문자가 말한 보통의 메모리 제어방식은 아마도 인터럽트를 통한 입출력 제어 방식을 의미하는 것 같습니다. 이러한 인터럽트 방식은 I/O동작이 입출력 제어기와 입출력 장치사이에서 진행되는 동안에는 CPU가 다른 작업을 할 수 있습니다.
동작순서를 살펴보면,
1. CPU가 I/O제어기에 명령을 보내고, CPU는 다른 작업을 수행 합니다.
2. 제어기는 I/O 장치를 제어하여 I/O 명령을 수행 합니다.
3. I/O 명령 수행이 완료되면, 제어기는 CPU 로 인터럽트 신호를 보냅니다.
4. CPU는 인터럽트 신호를 받는 즉시 원래의 프로그램으로 돌아와서 수행을 계속한다.

하지만 이런 인터럽트 방식은 많은 문제점이 있는데, 이를 해결하기 위해 다중 인터럽선을 사용하는방식, 데이지 체인 방식, 소프트웨어 폴링 방식 같은 것을 사용하기도 합니다.그러나 인터럽트 방식은 기억장치와 I/O 장치간의 데이터 통신에 CPU가 직접개입을 하여야 하는데, 이로인하여, 이동되는 데이터들이 반드시 CPU를 경유해야 한다는 단점이 있습니다. 이것을 해결하기 위해 등장한 것이 DMA 방식입니다.

3. DMA 방식

이러한 DMA방식은 CPU의 개입없이 I/O장치와 기억장치 사이에 데이터 전송이 일어나므로 이를 직접메모리 제어 방식이라 부르는 것입니다. DMA 커트롤러는 CPU를 사용하지 않으므로 I/O장치의 주소와 연산지정자(읽기/쓰기), 주기억 장치 영역의 시작주소, 전송될 데이터 단어들의 수를 알 수 있도록 구성되어야 합니다. 또한 사이클 훔침이라해서 CPU가 주기억 장치를 엑세스 하지 않는 동안에 시스템의 버스를 사용하는 기능이 필요합니다.
주기억 장치의 데이터 블록을 디스크에 저장하는 DMA과정을 살펴보면,
1. CPU가 DMA 컨트롤러에게 명령을 보냅니다.
2. DMA 는 CPU로 BUS REQ 신호를 보냅니다.
3. CPU가 DMA에세 BUS GRANT 신호를 보냅니다.
4. DMA가 메모리에서 데이터를 읽어 디스크에 저장합니다.<--(요것이 핵심)
5. 전송할 데이터가 남아 있으면, 위의 과정 반복
6. 모든 데이터 전송이 끝나면, CPU에게 INTR신호를 보냄

하지만 이런 DMA제어기를 이용한 I/I데이터 전송의 문제는 지원에 한계가 있으며, 버퍼링을 위한 내부 기억장치가 따로 필요하는 단점이 있습니다.

4. 채널

일반적으로 DMA 제어에서 채널을 의미하는 것은 IOP입니다. IOP는 입출력 프로세서를 의미하는데, 이러한 IOP는 4가지로 구성됩니다.

1. I/O명령을 실행할 수 있는 프로세서
2. 데이터 블록의 임시 저장을 위한 로컬메모리
3. 시스템 버스에 대한 인터페이스 및 버스 마스터 회로
4. I/O버스 중재 회로,

혹은 OS의 디바이스 드라이브 루틴 프로그램들이 IOP에서 실행되기도 합니다.

*PS : 그리고, 32비트 cpu의 경우 DMA방식을 사용하는 이유는 일반적인 입출력 장치가 32비트수를 필요로 하지 않기 때문이기도 합니다. 또한 멀티라는 개념이 등장하면서 이러한 기술들이 활용되었기 때문이기도 합니다.